mos管工作電路

工作頻率和驅(qū)動信號的占空比不是很大，并且VMOS的功率規(guī)格也不是很大時，普通并不需求為VMOS配置特地的驅(qū)動電路。通用的CMOS半導(dǎo)體(互補金屬氧化物品體管邏輯IC)、TTL（晶體管邏輯）集成電路、常見的PWM專用IC的輸出級都能夠直接驅(qū)動VMOS。這種驅(qū)動方式普通適用于驅(qū)動信號的產(chǎn)生及控制電路與VMOS構(gòu)成的功率級電路共地的狀況。

TTL集成電路的邏輯電平為5V，輸出級通常由BJT（雙極性晶體管）組成，信號普通從集電極輸出，這就是常說的“集電極開路輸出”，當(dāng)然，輸出級也有采用MOSFET的，這就是“開漏輸出”。上述開路輸出方式需求外部電路配置偏置電阻，以樹立工作點，限定輸出電流（圖5．71）。

通用IC的峰值電流驅(qū)動才能通常都不會超越1A，這是限制其驅(qū)動才能的主要要素。圖中的上拉電阻R3決議了驅(qū)動才能的大小和性能。R4是柵極泄放電阻，作用是在柵極驅(qū)動信號沒有時疾速泄放掉輸入電容的電荷。R4越小越有利于VMOS的疾速關(guān)斷，但是義會增加控制電路的驅(qū)動擔(dān)負，普通而言，R4的取值不應(yīng)該小于控制電路的輸出阻抗。

在驅(qū)動才能有限的條件下，為了減小引線寄生電感的影響，VMOS間隔控制電路越近越好。為了防止柵極電流對控制電路的影響，圖中的旁路( Bypass)電容也是引薦要采剛的，普通采用聚酣、CBB、瓷片等無極性電容，容量為0.1~lμF即可。

采用TTL集成電路驅(qū)動MOS另一個需求留意的問題是，工作電壓至少要高于VMOS的開啟電壓VGS（th），而且要保證圖中A點的驅(qū)動電壓高于開啟電壓。用CMOS來驅(qū)動根本上不需求思索這樣的問題，由于此類Ic能夠提供12V左右的信號電平(圖5.72)。

TTL和CMOS集成電路自身能夠搭接成振蕩電路，產(chǎn)生方波等信號，因此，除了功用上沒有專用的PWM強大以外（通常的主要區(qū)別是維護電路），在簡單的應(yīng)用中是很便當(dāng)?shù)摹?

圖5. 72中的TTL和CMOS電路符號畫成了（邏輯）門電路的方式。門電路輸出的波形十分規(guī)整，關(guān)于方波而言，就是十分“方”的波形，十分合適驅(qū)動開關(guān)電路廠作，只是功率輸出才能有限，普通稱之為“電平信號，常見的邏輯門電路符號如圖5.73所示，關(guān)于它們的概念，很容易找到相關(guān)的公開材料，也不是本書討論的主要內(nèi)容，在此不再贅述。

專用的PWM集成電路針對詳細的應(yīng)用增加了一些適用的功用，經(jīng)典的型號莫過于UC3842,TL494了，它們當(dāng)然也能夠直接驅(qū)動VMOS（圖5.74）。這些IC的輸出級普通為“圖騰柱”電路，驅(qū)動才能更強，像TL494的輸出級，既可以提供圖騰柱輸出，也能夠提供集電極升路輸出。

圖騰柱屬于推挽電路，因而能夠主動對VMOS的柵極停止放電，這樣一來，柵極泄放電阻能夠省略，也能夠取比擬大的數(shù)值，以防萬一。假如IC內(nèi)部的驅(qū)動才能缺乏，外部能夠增加擴流電路，常見的電路方式也是圖騰柱的電路。關(guān)于集電極開路輸出的IC，如TTL集成電路，外接擴流電路時，通常并不從集電極取信號，而是從發(fā)射極取信號（圖5. 75），這樣—來，內(nèi)部的集電極開路輸出級就變成了射極跟隨器，既降低了輸出阻抗，也有利于開關(guān)速度的進步。
擴流電路普通用來驅(qū)動大電流規(guī)格的VMOS，為了減小驅(qū)動控制電路與功率級電路之間的互相干擾，通常會采用各自獨立的電源。為了簡化圖線的相互穿插以有利于讀圖，地（也稱為參考點）和電源也會在恰當(dāng)?shù)闹醒敕謩e畫出，這種畫法疏忽了連線的電阻以及阻抗，最初多見于歐美電路原理圖中。在實踐布線時，應(yīng)該留意它們的影響。

Q3、Q4既能夠采用通用的小功率晶體管，也能夠采用小功率互補對管，如FPQ6502等等。