若一個(gè)邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出信號(hào)僅僅取決于該時(shí)刻的輸入信號(hào)，而與過(guò)去的輸入信號(hào)無(wú)關(guān)，即與輸入信號(hào)作用前的電路狀態(tài)無(wú)關(guān)，則稱該電路為組合邏輯電路。

二、結(jié)構(gòu)框圖

　　組合邏輯電路是由各種邏輯門(mén)電路相互連接構(gòu)成的，其結(jié)構(gòu)框圖如圖1所示。

圖1

　　圖中，X₁，X₂，…，X_n是電路的n個(gè)輸入信號(hào)，F(xiàn)₁，F(xiàn)₂，…，F(xiàn)_m是電路的m個(gè)輸出信號(hào)。輸出信號(hào)是輸入信號(hào)的函數(shù)。

　　組合電路的邏輯功能可用一組邏輯函數(shù)表達(dá)式進(jìn)行描述，函數(shù)表達(dá)式可表示為

Fi = fi（X₁，X₂，…，X_n） �玦 = 1，2，…，m

三、特點(diǎn)

　　組合邏輯電路具有兩個(gè)特點(diǎn)：

　　1．由邏輯門(mén)電路組成，電路中不包含任何記憶元件；

　　2．信號(hào)是單向傳輸?shù)模�電路中不存在任何反饋回路�?/FONT>
四、類(lèi)型