多輸入、多輸出的組合邏輯電路的框圖如圖所示。圖中a _{1 ,}a_{2 ,}a₃ …a_n表示輸入變量，y ₁y₂…y_m表示輸出變量。輸出與輸入之間的邏輯關(guān)系可表示為:

Y₁=f₁(a₁a₂…a_n)

Y₂=f₂(a₁a₂…a_n)

…

Y_m= f_m (a₁a₂…a_n)

圖 組合邏輯電路的框圖

組合邏輯電路的輸出與電路的歷史狀況無(wú)關(guān)，因此電路中就不能包含存儲(chǔ)單元。