一、競爭現(xiàn)象與險象的產(chǎn)生
　　邏輯電路中各路徑上延遲時間的長短與信號經(jīng)過的門的級數(shù)有關(guān)，與具體邏輯門的時延大小有關(guān)，還與導(dǎo)線的長短有關(guān)，因此，輸入信號經(jīng)過不同路徑到達輸出端的時間有先有后，這種現(xiàn)象稱為競爭現(xiàn)象。通常，可以更廣義地把競爭理解為多個信號到達某一點有時差的現(xiàn)象。競爭的結(jié)果可能使邏輯電路產(chǎn)生錯誤輸出，通常將由競爭引發(fā)的錯誤輸出信號稱為險象。組合電路中的險象是一種瞬態(tài)現(xiàn)象，它表現(xiàn)為在輸出端產(chǎn)生不應(yīng)有的尖脈沖，暫時地破壞正常邏輯關(guān)系。一旦瞬態(tài)過程結(jié)束，即可恢復(fù)正常邏輯關(guān)系。

　　根據(jù)競爭的結(jié)果是否導(dǎo)致險象的產(chǎn)生，可以將競爭分為非臨界競爭和臨界競爭兩種類型。不產(chǎn)生錯誤輸出的競爭稱為非臨界競爭，導(dǎo)致錯誤輸出的競爭稱為臨界競爭。

二、險象的消除

　　消除或避免電路中險象的常用方法有增加冗余項的方法、增加慣性延時環(huán)節(jié)的方法和選通法等。