說明：

　　74LS574的八個觸發器是邊沿觸發D型觸發器。在時鐘的正跳動，Q輸出將處于D輸入端已建立的邏輯狀態。

　　時鐘線上的施密特觸發緩沖輸入將簡化系統設計，因為輸入滯后作用使交流和直流抗擾度一般提高400mV。緩沖輸出的控制輸入將使八個輸出處于正常狀態（高電平或低電平）或處于高阻狀態。在高阻態下，輸出既不能有效地給總線加負載，也不能有效地驅動總線。

　　輸出控制不影響觸發器的內部工作，既老數據可以保持，甚至當輸出被關閉，新的數據也可以置入。

　　74LS574功能表

　　H=高電平

　　L=低電平

　　&TImes;=不定

　　Z=高阻態

　　↑=從低轉換到高電平

　　QO=建立穩態輸入條件前Q的電平

　　74ls574邏輯圖

　　74ls574推薦工作條件